Olá, estou tentando utilizar constantes no Pitanga, mas estou tendo problemas. Abaixo, segue o erro que recebo: $ python pitanga.py -v portaAnd.v -p portaAnd.pinout ================================================================================ Pitanga Community Edition Version 22.05 (Guararapes) Copyright (c) 2021-2022 inPlace Design Automation All rights reserved ================================================================================ Error: extraneous input '1' expecting Simple_identifier in line 6:12 on file: portaAnd.v Exiting... Não estou entendo porque recebo erro. Abaixo, segue o meu código Verilog $ cat portaAnd.v module portaAnd( input a, input b, output s); and(s, a, 1'b0); endmodule e meu arquivo de pinout. $ cat portaAnd.pinout a = sw0; b = sw1; s = led0; O que está de errado no meu código? Davi